ハードウェア製品が売れ始めると、分解、PCB コピー、部品置き換え、低価格クローンを完全に避けるのは難しくなります。現実的な目標は、コピーを永久に不可能にすることではなく、複製コスト、デバッグ期間、量産リスクを「割に合わない」水準まで上げることです。
有効な対策は単一の小技ではありません。部品、PCB、構造、ファームウェア、サプライチェーン、保守方針を組み合わせる必要があります。以下の方法はいずれもハードルを上げられますが、それぞれ代償があります。相手を防ぐために、自社の量産や修理を先に壊してはいけません。
チップ刻印を消す
チップ表面の印字や型番を削る方法は、最も一般的で荒い入門レベルの対策です。分解した人が、メインコントローラ、ドライバ、オペアンプ、電源 IC の型番を一目で確認しにくくなります。
利点は安く、簡単で、すぐ効くことです。欠点も明確で、初心者には効いてもプロのチームは止められません。
経験のある人は、パッケージ寸法、ピン数、周辺回路、電源ピン、水晶周波数、通信インターフェイス、リファレンス回路からチップの種類を推定できます。刻印除去は識別時間を伸ばすだけで、根本的なコピー防止にはなりません。
PCB ポッティング
ポッティングは、樹脂や接着剤で PCB と部品を封止する方法です。電源モジュール、センサーモジュール、車載コントローラ、産業制御基板などでよく使われます。
ポッティング後は、回路確認、部品取り外し、型番調査の難度が上がります。硬く密着性の高い材料なら、無理に剥がすとパッド、配線、部品を壊しやすくなります。
ただし、放熱、修理性、重量、工程コストに影響します。後で修理が必要な製品に全板ポッティングを行うと、コピー対策になる一方で自社も苦しむことになります。高価値、小型、頻繁な修理を想定しないモジュールに向いています。
専用セキュリティチップ
製品にアルゴリズム、通信プロトコル、認可ロジック、本人確認、消耗品認証がある場合、専用セキュリティチップはより正統的な対策です。
代表例は認証チップ、暗号化 EEPROM、セキュア MCU、ハードウェア鍵チップです。起動時や重要機能の実行時に、メインコントローラがセキュリティチップとハンドシェイクし、チャレンジレスポンス、鍵検証、認可確認を通過してから動作します。
この方法の本質は PCB を見えなくすることではありません。基板をコピーされても、鍵と認証ロジックをコピーできないようにすることです。産業機器、消耗品認証、充電機器、スマート端末、通信モジュール、車載機器に向いています。
代償は BOM コスト増、ソフトウェアとハードウェアの連携設計、量産、書き込み、鍵管理、保守交換フローの事前設計です。
多層高精度 PCB
多層基板は配線を楽にするためだけのものと思われがちですが、多層高精度 PCB 自体もコピー難度を上げます。
たとえば 8 層、10 層、12 層以上の基板に、内層配線、インピーダンス制御、電源・GND プレーン、ブラインドビア、ベリードビアを組み合わせると、ネットワーク全体を正確に復元するのはかなり難しくなります。
高速信号、RF 信号、電源完全性の要求が高い基板では、見える接続を再現するだけでは安定動作しません。参照プレーン、インピーダンス、リターンパス、スタックアップがずれると、信号不安定、EMC 不合格、通信エラー、歩留まり低下が起こります。
この対策の考え方は「コピーできない」ではなく、「コピーしても安定調整できない」です。
ブラインドビアとベリードビア
普通の両面基板や 4 層基板では、ビアが見えやすく配線追跡も比較的簡単です。ブラインドビアは外層と内層を接続し、ベリードビアは内層間に隠れるため、外観から直接見えません。
ブラインドビアやベリードビアを多層板と組み合わせると、コピー側は写真や簡単な測定だけでは済みません。X-ray、断面解析、層ごとの研磨、スキャン再構成が必要になり、コストと難度が上がります。
欠点は PCB 製造コストの上昇、試作期間の延長、対応できる基板工場の制約です。高価値製品向けであり、低コスト製品がむやみに採用するものではありません。
ニッチ部品やカスタム部品を使う
非主流パッケージ、ニッチなメーカー、カスタム品番、特殊パラメータ部品を意図的に使う設計もあります。相手が部品を見つけても、すぐ代替品を探せるとは限りません。
これは、アナログ回路、電源回路、センサーフロントエンドのようにパラメータに敏感な領域で有効です。仕様が似ていても、温度ドリフト、ノイズ、帯域、ESR、直線性、過渡応答の差で製品全体の挙動が変わります。
ただし、ニッチ部品は調達リスク、納期リスク、ディスコンリスクを生みます。局所的な戦略として使うべきで、量産性を犠牲にしてはいけません。
寄生成分を利用する
回路によっては、回路図上の抵抗やコンデンサだけでなく、PCB 配線の分布容量、寄生インダクタンス、結合、インピーダンス環境、シールド構造に依存します。
典型例は RF 回路、高速インターフェイス、タッチセンシング、アナログフロントエンド、発振回路、センサーサンプリング回路です。回路図では数個の部品に見えても、実際の性能は配線長、銅箔面積、GND プレーンとの距離、部品配置、シールド構造で決まることがあります。
コピー側が回路図だけ真似してレイアウトの細部を外すと、パラメータがずれます。軽ければ感度低下、重ければ動作しません。
この対策は隠蔽性が高い一方、設計難度も高く、自社のデバッグコストも増えます。経験豊富なチーム向けで、初心者が適当に使うものではありません。
信号線に妥当な直列抵抗を入れる
小電流信号線に数十オームから百数十オームの直列抵抗を入れるのは一般的ですが、誤解されやすい設計です。
見た目は普通のダンピング抵抗でも、リンギング抑制、電流制限、タイミング調整、エッジ速度調整、チップ入力特性との整合、EMI 改善を担っている場合があります。コピー側が意味を理解せず 0 オームにしたり省いたりすると、通信異常、サンプリングミス、EMC 悪化が起こります。
この設計は技術的に妥当でなければなりません。相手を惑わすために抵抗を乱用すると、先に自社製品の信頼性が傷つきます。
カスタム合封 MCU
一定の出荷規模がある製品では、MCU、メモリ、暗号ユニット、アナログフロントエンド、場合によっては電源管理をカスタム合封にする選択肢があります。
外からは普通のチップに見えても、内部は専用構成です。相手が主控だと分かっても同じ部品は買えません。似たチップを見つけても、同じファームウェアや周辺設定で動くとは限りません。
防護力は高いものの、ハードルも高いです。サプライヤーの協力、安定した出荷量、長い開発期間が必要で、小ロット製品が気軽に使える手段ではありません。
アドレス線とデータ線のリマップ
メモリインターフェイス、表示インターフェイス、一部のパラレルバスでは、アドレス線やデータ線のリマップによって理解難度を上げられます。
たとえば基板上では D0 が D0 に接続されず、D1 も D1 に接続されず、アドレス線も順番通りではない。ただしソフトウェア層またはハードウェアロジックで補正済み、という設計です。コピー側は接続を再現できても、マッピングを理解できなければ読み書き異常が出ます。
この方法は自社のデバッグと保守も難しくします。内部文書にマッピングを明確に残す必要があります。他社を防ぐ前に、数年後の自社チームを防いでしまわないようにすべきです。
ダミー部品とダミー配線
ダミー部品、偽ネット、偽テストポイント、無機能パッド、冗長ネットは、リバースエンジニアの判断を妨げられます。
ただし、この方法は最も議論があります。無害なミスリード、たとえばダミーロード、未実装抵抗、予約パッド、無機能テストポイントで、相手がコピーを間違えたり調整に時間をかけたりする程度ならよいでしょう。破壊的な罠は、法的リスク、保守リスク、自社の修理・テスト担当者への危険につながるため、非常に慎重に扱う必要があります。
安全な原則は、コピー難度を上げても、製品を制御不能なリスク源にしないことです。
製品価値に合わせて防護を分ける
すべての製品にすべての対策を入れる価値があるわけではありません。低コストの民生品に高層基板、ブラインド・ベリードビア、ポッティング、カスタムチップを無理に入れると、コピーされる前に価格競争力を失います。
より合理的なのは、本当に守るべき部分を先に判断することです。
- 主要アルゴリズムと認可ロジックは、セキュリティチップまたはセキュア MCU を優先する。
- 高価値のアナログフロントエンド、RF チェーン、センサーインターフェイスは、レイアウト、パラメータ、調整ノウハウを守る。
- 代替しやすい汎用部品は、過剰に隠さない。
- 量産歩留まりや保守に影響する対策は慎重に使う。
- 供給が不安定なニッチ部品には代替案を用意する。
PCB コピー対策はオカルトでも、単に隠すことでもありません。コスト、製造性、信頼性、修理性、コピー難度の間でバランスを取る工程上の判断です。最良の防護は基板を神秘的に見せることではなく、実物を手に入れても、低コスト・短期間・安定量産でコピーしにくくすることです。