<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
    <channel>
        <title>Pinout on KnightLi的博客</title>
        <link>https://www.knightli.com/zh-tw/tags/pinout/</link>
        <description>Recent content in Pinout on KnightLi的博客</description>
        <generator>Hugo -- gohugo.io</generator>
        <language>zh-tw</language>
        <lastBuildDate>Wed, 15 Apr 2026 08:00:00 +0800</lastBuildDate><atom:link href="https://www.knightli.com/zh-tw/tags/pinout/index.xml" rel="self" type="application/rss+xml" /><item>
        <title>M.2 E Key B Key M Key腳位說明整理</title>
        <link>https://www.knightli.com/zh-tw/2026/04/15/m2-pinout-descriptions/</link>
        <pubDate>Wed, 15 Apr 2026 08:00:00 +0800</pubDate>
        
        <guid>https://www.knightli.com/zh-tw/2026/04/15/m2-pinout-descriptions/</guid>
        <description>&lt;p&gt;本文主要涵蓋三種在嵌入式系統上很常見的 M.2 介面：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 1 - Key E&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Socket 2 - Key B&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Socket 3 - Key M&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;另外，原文說明內容是基於 &lt;strong&gt;PCI Express M.2 Specification Revision 3.0, Version 1.2&lt;/strong&gt;。&lt;/p&gt;
&lt;h2 id=&#34;01-socket-1---key-e&#34;&gt;01 Socket 1 - Key E
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key E&lt;/code&gt; 常見於連接類模組，例如 Wi-Fi / Bluetooth 擴充卡。原文提到這類卡通常透過 &lt;code&gt;PCIe&lt;/code&gt; 與 &lt;code&gt;USB&lt;/code&gt; 連接，其它匯流排如 &lt;code&gt;SDIO&lt;/code&gt;、&lt;code&gt;I2S&lt;/code&gt; 是否可用，要看 COM 是否支援。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左訊號&lt;/th&gt;
      &lt;th&gt;右訊號&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;RESERVED/REFCLKn1&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;UIM_POWER_SRC/GPIO_1/PEWAKE1#&lt;/td&gt;&lt;td&gt;RESERVED/REFCLKp1&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;UIM_POWER_SNK/CLKREQ1#&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;66&lt;/td&gt;&lt;td&gt;UIM_SWP/PERST1#&lt;/td&gt;&lt;td&gt;RESERVED/PERn1&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;64&lt;/td&gt;&lt;td&gt;RESERVED&lt;/td&gt;&lt;td&gt;RESERVED/PERp1&lt;/td&gt;&lt;td&gt;65&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;62&lt;/td&gt;&lt;td&gt;ALERT# (I)(0/1.8 V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;63&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;60&lt;/td&gt;&lt;td&gt;I2C_CLK (O)(0/1.8 V)&lt;/td&gt;&lt;td&gt;RESERVED/PETn1&lt;/td&gt;&lt;td&gt;61&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;I2C_DATA (I/O)(0/1.8 V)&lt;/td&gt;&lt;td&gt;RESERVED/PETp1&lt;/td&gt;&lt;td&gt;59&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;W_DISABLE1# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;W_DISABLE2# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;PEWAKE0# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;PERST0# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;CLKREQ0# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;SUSCLK(32kHz) (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;COEX_TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;REFCLKn0&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;COEX_RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;REFCLKp0&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;COEX3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;PERn0&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;PERp0&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;UART RTS (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETn0&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;UART CTS (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETp0&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;UART TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td&gt;SDIO RESET#/TX_BLANKING (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;UART RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO WAKE# (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;UART WAKE# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;SDIO DATA3(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;19&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;18&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;SDIO DATA2(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;17&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;16&lt;/td&gt;&lt;td&gt;LED_2# (I)(OD)&lt;/td&gt;&lt;td&gt;SDIO DATA1(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;15&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;14&lt;/td&gt;&lt;td&gt;PCM_OUT/I2S SD_OUT (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO DATA0(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;13&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;12&lt;/td&gt;&lt;td&gt;PCM_IN/I2S SD_IN (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO CMD(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;PCM_SYNC/I2S WS (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO CLK/SYSCLK (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;PCM_CLK/I2S SCK (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;LED_1# (I)(OD)&lt;/td&gt;&lt;td&gt;USB_D-&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;USB_D+&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;補充說明&#34;&gt;補充說明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;M.2 Socket 1 - Key E&lt;/code&gt; 常用在連接類應用上，例如 Wi-Fi / Bluetooth 模組。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PCIe_TX+/-&lt;/code&gt; 的 AC coupling 電容放在 COM 端，&lt;code&gt;PCIe_RX+/-&lt;/code&gt; 的 AC coupling 電容放在 M.2 擴充卡端，所以 carrier board 不需要再補這些 AC coupling 電容。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ#&lt;/code&gt; 用來啟用 PCIe reference clock，應接到 PCIe clock buffer 的 output enable 腳位。&lt;/li&gt;
&lt;li&gt;因為 &lt;code&gt;CLKREQ#&lt;/code&gt; 是 M.2 擴充卡輸出的低有效、open-drain 訊號，所以 carrier board 端需要上拉電阻。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;02-socket-2---key-b&#34;&gt;02 Socket 2 - Key B
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key B&lt;/code&gt; 常見於 SATA、PCIe SSD，或部分 WWAN 模組。這組 socket 的特色是有 &lt;code&gt;CONFIG_0&lt;/code&gt; 到 &lt;code&gt;CONFIG_3&lt;/code&gt; 四個配置腳位，可以讓系統辨識卡片期望使用哪種 host interface。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description-1&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左訊號&lt;/th&gt;
      &lt;th&gt;右訊號&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;CONFIG_2&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;SUSCLK(32kHz) (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;CONFIG_1&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;66&lt;/td&gt;&lt;td&gt;SIM DETECT (O)&lt;/td&gt;&lt;td&gt;RESET# (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;64&lt;/td&gt;&lt;td&gt;COEX_RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL3 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;65&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;62&lt;/td&gt;&lt;td&gt;COEX_TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL2 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;63&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;60&lt;/td&gt;&lt;td&gt;COEX3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL1 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;61&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;ANTCTL0 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;59&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;PEWAKE# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;REFCLKp&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;CLKREQ# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;REFCLKn&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;PERST# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;GPIO_4 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETp0/SATA-A+&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;GPIO_3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETn0/SATA-A-&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;GPIO_2 (I/O)/ALERT# (I)/(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;GPIO_1 (I/O)/SMB_DATA (I/O)/(0/1.8V)&lt;/td&gt;&lt;td&gt;PERp0/SATA-B-&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;GPIO_0 (I/O)/SMB_CLK (I/O)/(0/1.8V)&lt;/td&gt;&lt;td&gt;PERn0/SATA-B+&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;DEVSLP (O)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;UIM-PWR (I)&lt;/td&gt;&lt;td&gt;PETp1/USB3.1-Tx+/SSIC-TxP&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;UIM-DATA (I/O)&lt;/td&gt;&lt;td&gt;PETn1/USB3.1-Tx-/SSIC-TxN&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;UIM-CLK (I)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;30&lt;/td&gt;&lt;td&gt;UIM-RESET (I)&lt;/td&gt;&lt;td&gt;PERp1/USB3.1-Rx+/SSIC-RxP&lt;/td&gt;&lt;td&gt;31&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;28&lt;/td&gt;&lt;td&gt;GPIO_8 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERn1/USB3.1-Rx-/SSIC-RxN&lt;/td&gt;&lt;td&gt;29&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;26&lt;/td&gt;&lt;td&gt;GPIO_10 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;27&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;24&lt;/td&gt;&lt;td&gt;GPIO_7 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;DPR (O) (0/1.8V)&lt;/td&gt;&lt;td&gt;25&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;GPIO_6 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GPIO_11 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;GPIO_5 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;CONFIG_0&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;GPIO_9/DAS/DSS (I/O)/LED_1# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;USB_D-&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;W_DISABLE1# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;USB_D+&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;FULL_CARD_POWER_OFF# (O)(0/1.8V or 3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;CONFIG_3&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;host-interface-configuration&#34;&gt;Host Interface Configuration
&lt;/h3&gt;&lt;p&gt;原文指出，系統要讀取四個 &lt;code&gt;CONFIG_X&lt;/code&gt; 腳位來辨識目前卡片選擇的 pinout / host interface。即使 M.2 卡尚未上電，系統也應該把這些配置腳位上拉到適當電源，確保仍可讀取狀態。&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;CONFIG_0 (Pin 21)&lt;/th&gt;
          &lt;th&gt;CONFIG_1 (Pin 69)&lt;/th&gt;
          &lt;th&gt;CONFIG_2 (Pin 75)&lt;/th&gt;
          &lt;th&gt;CONFIG_3 (Pin 1)&lt;/th&gt;
          &lt;th&gt;Host Interface&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;SSD - SATA&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;SSD - PCIe&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (vendor defined)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;No Add-in Card Present&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;註：不同 &lt;code&gt;Port Configuration&lt;/code&gt; 的細節，原文建議回查 PCI Express M.2 Specification。&lt;/p&gt;
&lt;h3 id=&#34;補充說明-1&#34;&gt;補充說明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 2 - Key B&lt;/code&gt; 常用來連接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型儲存裝置。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1&lt;/code&gt; 可以用來切換 host interface：&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1 = Low&lt;/code&gt; 時啟用 &lt;code&gt;SATA&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1 = High&lt;/code&gt; 時啟用 &lt;code&gt;PCIe&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;第二條 PCIe lane 可支援像 Intel Optane 這類 &lt;code&gt;PCIe x2&lt;/code&gt; 裝置；若要真的跑 &lt;code&gt;x2&lt;/code&gt;，主機端的 PCIe lanes 也要配置成 &lt;code&gt;PCIe x2 link&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;當 &lt;code&gt;PCIe&lt;/code&gt; 模式啟用時，M.2 擴充卡上不會連接 &lt;code&gt;CONFIG_1&lt;/code&gt;，因此 carrier board 端需要加上拉電阻。&lt;/li&gt;
&lt;li&gt;若這個 M.2 socket 接的是 &lt;code&gt;SATA&lt;/code&gt; 儲存裝置，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;SATA Rx&lt;/code&gt; 差分對的負端。&lt;/li&gt;
&lt;li&gt;若這個 M.2 socket 接的是 &lt;code&gt;PCIe&lt;/code&gt; 儲存裝置，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;PCIe Rx&lt;/code&gt; 差分對的正端。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;03-socket-3---key-m&#34;&gt;03 Socket 3 - Key M
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key M&lt;/code&gt; 很常用來接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型儲存裝置，尤其是高頻寬 SSD。與 &lt;code&gt;Key B&lt;/code&gt; 類似，這裡也有用來選擇 host interface 的訊號，不過改成 &lt;code&gt;PEDET&lt;/code&gt;。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description-2&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左訊號&lt;/th&gt;
      &lt;th&gt;右訊號&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;SUSCLK (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;PEDET&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;REFCLKp&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;PEWAKE# (I/O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;REFCLKn&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;CLKREQ# (I/O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;PERST# (O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;PETp0/SATA-A+&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn0/SATA-A-&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;ALERT# (I) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERp0/SATA-B-&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;SMB_DATA (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERn0/SATA-B+&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;SMB_CLK (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;DEVSLP (O)&lt;/td&gt;&lt;td&gt;PETp1&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn1&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp1&lt;/td&gt;&lt;td&gt;31&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;30&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERn1&lt;/td&gt;&lt;td&gt;29&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;28&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;27&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;26&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETp2&lt;/td&gt;&lt;td&gt;25&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;24&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn2&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp2&lt;/td&gt;&lt;td&gt;19&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;18&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PERn2&lt;/td&gt;&lt;td&gt;17&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;16&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;15&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;14&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PETp3&lt;/td&gt;&lt;td&gt;13&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;12&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PETn3&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;DAS/DSS (I/O)/LED_1# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp3&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERn3&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;補充說明-2&#34;&gt;補充說明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 3 - Key M&lt;/code&gt; 常用來連接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型儲存裝置。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET&lt;/code&gt; 用來選擇 host interface，而 M.2 卡會用不同接法表明模式：&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET = Low&lt;/code&gt; 代表啟用 &lt;code&gt;SATA&lt;/code&gt;，也就是 M.2 卡把 &lt;code&gt;PEDET&lt;/code&gt; 接到 &lt;code&gt;GND&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET = High&lt;/code&gt; 代表啟用 &lt;code&gt;PCIe&lt;/code&gt;，也就是 M.2 卡上不連接 &lt;code&gt;PEDET&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;若要拿到最高頻寬，四條 PCIe lanes 應配置成 &lt;code&gt;x4 link&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;當 &lt;code&gt;PCIe&lt;/code&gt; 模式啟用時，M.2 擴充卡不會連接 &lt;code&gt;PEDET&lt;/code&gt;，因此 carrier board 端需要加上拉電阻。&lt;/li&gt;
&lt;li&gt;若這個 socket 接的是 &lt;code&gt;SATA&lt;/code&gt; 儲存裝置，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;SATA Rx&lt;/code&gt; 差分對的負端。&lt;/li&gt;
&lt;li&gt;若這個 socket 接的是 &lt;code&gt;PCIe&lt;/code&gt; 儲存裝置，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;PCIe Rx&lt;/code&gt; 差分對的正端。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;04-快速整理&#34;&gt;04 快速整理
&lt;/h2&gt;&lt;p&gt;如果你只是想快速記住這篇內容的重點，可以先抓住下面幾件事：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Key E&lt;/code&gt; 主要偏向連接類模組，例如 Wi-Fi / Bluetooth。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key B&lt;/code&gt; 常見於 SATA / PCIe SSD，也可能出現在 WWAN 類模組。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key M&lt;/code&gt; 主要偏向高頻寬儲存用途，常見於 PCIe SSD。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key B&lt;/code&gt; 透過 &lt;code&gt;CONFIG_0 ~ CONFIG_3&lt;/code&gt; 辨識介面配置。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key M&lt;/code&gt; 透過 &lt;code&gt;PEDET&lt;/code&gt; 辨識 &lt;code&gt;SATA&lt;/code&gt; 或 &lt;code&gt;PCIe&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ#&lt;/code&gt;、&lt;code&gt;CONFIG_1&lt;/code&gt;、&lt;code&gt;PEDET&lt;/code&gt; 這類訊號在某些模式下需要 carrier board 提供上拉。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;如果後續要做 carrier board 或 socket 對接設計，建議還是把這篇整理與原始資料、PCI Express M.2 規範一起對照，尤其是 &lt;code&gt;Port Configuration&lt;/code&gt;、PCIe lane 配置與 SATA/PCIe 共用腳位的部分。&lt;/p&gt;
&lt;h2 id=&#34;參考內容&#34;&gt;參考內容
&lt;/h2&gt;&lt;ul&gt;
&lt;li&gt;原始資料：&lt;a class=&#34;link&#34; href=&#34;https://wiki.congatec.com/wiki/M.2_Pinout_Descriptions_and_Reference_Designs_%28AN43%29&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;https://wiki.congatec.com/wiki/M.2_Pinout_Descriptions_and_Reference_Designs_(AN43)&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
</description>
        </item>
        
    </channel>
</rss>
